7.1 Constraints inhaltlich validiert (Takt korrekt, IO sinnvoll)
PrüfaufgabeConstraints inhaltlich validiert (Takt korrekt, IO sinnvoll)
Beweis-ArtefaktConstraint-Review
Ein grüner Report mit falschen Constraints ist wertloses Grün. Erst prüfen, ob die Constraints die Wirklichkeit beschreiben, dann glauben.
7.2 WNS ≥ 0 im Post-Route-Report
PrüfaufgabeWNS ≥ 0 im Post-Route-Report
Beweis-Artefakttiming.rpt
DIE eine Zahl — Post-Route, nicht Synthese-Schätzung. Positiv heißt: jeder Pfad kommt rechtzeitig an.
7.3 TNS = 0 (keine Summenverletzung)
PrüfaufgabeTNS = 0 (keine Summenverletzung)
Beweis-Artefakttiming.rpt
WNS zeigt den schlimmsten Pfad, TNS die Summe aller Sünden. Beide grün — sonst ist das Design eine Lotterie bei Temperatur und Spannung.
7.4 Alle Clock-Domain-Übergänge synchronisiert (2-FF/Gray/FIFO)
PrüfaufgabeAlle Clock-Domain-Übergänge synchronisiert (2-FF/Gray/FIFO)
Beweis-ArtefaktCDC-Liste
CDC-Fehler sind die unheimlichsten: selten, unreproduzierbar, real. Gated Clocks gehören NIE auf den Taktbaum.
7.5 Takt-Entscheidung dokumentiert (geteilt? Ziel-Fmax erreicht?)
PrüfaufgabeTakt-Entscheidung dokumentiert (geteilt? Ziel-Fmax erreicht?)
Beweis-ArtefaktTiming-Notiz
Takt teilen ist Ingenieursentscheidung, kein Versagen — ein Kern, der 100 MHz nicht hält, läuft geteilt stabil (gemessen). Dokumentieren, dazu stehen.